Socionext 7 月 1 日宣布，將使用 TSMC A14 process technology 開發高效能 compute chiplet，鎖定 AI datacenter infrastructure 的 advanced SoC 需求。公司表示，這個專案會服務 AI hyperscale 資料中心與其他高效能、運算密集應用，並計畫在 2026 年 9 月完成一款多核心裝置 tape-out。
這項消息把兩條趨勢接在一起：一是 AI 資料中心客戶正在尋找 GPU 之外的客製運算方案，二是先進製程與 chiplet 架構正在成為 ASIC 設計服務商爭取大型客戶的關鍵籌碼。Socionext 不是單純宣布一顆晶片，而是在替未來數年的 AI 客製 SoC 設計案建立平台。
Socionext 專案鎖定 AI 資料中心先進 SoC
Socionext 官方新聞稿把自己定位為 advanced custom SoCs 供應商，面向最快成長的 AI 資料中心基礎設施市場。公司說明，這個 compute chiplet 將用來驗證多核心 CPU 與 xPU 架構在 leading-edge process technology 上的可擴充性，協助支援客戶在 AI hyperscale data centers 的專案。
這個說法很明確：Socionext 想賣的不只是設計服務，而是能縮短客戶導入先進製程與 chiplet 架構的技術平台。對雲端巨頭或大型系統公司而言，自研 ASIC 的難點不只在算力架構，也在設計週期、封裝整合、良率風險與供應鏈協調。
TSMC A14 讓客製晶片設計提早進入下一輪節點競賽
A14 屬於 TSMC 後續先進節點路線中的 angstrom 級製程。即使真正量產時程仍在未來，ASIC 設計平台往往需要提早多年準備。Socionext 現在宣布 A14 chiplet 計畫，等於把客製 AI SoC 的準備工作往前推到製程成熟之前。
對資料中心客戶來說，提前卡位有現實原因。AI 加速器的功耗、晶片面積與記憶體頻寬壓力都在增加，下一代設計必須更早評估每瓦效能與封裝可行性。若等到節點量產才開始規劃，可能錯過雲端大客戶的導入窗口。
Compute chiplet 讓 ASIC 供應鏈從單晶片走向平台化
Socionext 直接使用 compute chiplet 這個詞，也反映 AI 晶片正在從單一巨大 die 的設計思維，轉向多晶粒整合。Chiplet 可以把 CPU、xPU、I/O 或其他功能模組拆開優化，再透過先進封裝整合，兼顧設計彈性與製造風險。
這會改變供應鏈分工。未來客製 ASIC 競爭，不只看誰有更強運算核心，也看誰能協調製程、IP、封裝、驗證與客戶需求。Socionext 若能把 A14 平台驗證做出來，就能在雲端與 AI 基礎設施客戶前面取得更好的談判位置。
台積電平台能力將影響 AI ASIC 擴散速度
TSMC 技術論壇與 CoWoS 路線圖顯示，AI 晶片競爭正在走向製程加封裝平台。Socionext 這類設計夥伴若能利用 TSMC 的先進節點與系統整合能力，就有機會讓更多非 GPU 客戶進入 AI 加速器供應鏈。
不過這仍是早期專案。已公開資訊主要是開發方向、A14 製程、compute chiplet 與 2026 年 9 月 tape-out 目標，尚未揭露最終客戶、量產時程或商業合約。後續重點會落在 tape-out 是否如期、平台驗證結果，以及是否轉化成具體資料中心 ASIC 訂單。
消息來源：Socionext、TSMC 2026 Technology Symposium、DIGITIMES。
